ИИ сокращает цикл проектирования чипов до недель | VentureBeat

Модели ИИ развиваются за считанные месяцы, но чипы, на которых они работают, закладываются в производство за годы до этого. Исследователи из одного стартапа утверждают, что сам ИИ может сократить этот цикл до недель, выполняя весь процесс проектирования — от письменной спецификации до работающей реализации на базе ПЛИС (FPGA).

В статье, опубликованной в августе, стартап Architect Labs описывает, как его ИИ-система Architect Labs Platform спроектировала небольшой маломощный чип для инференса по имени Redwood на основе текстовой спецификации без участия человека на этапах ниже уровня описания. В ходе экспериментов два инженера-архитектора написали высокоуровневую спецификацию чипа; затем система взяла на себя моделирование производительности, сгенерировала описания цифрового оборудования, протестировала и верифицировала проект, а также создала прошивку и ядра. На данный момент Redwood запускался только на ПЛИС и еще не производился в кремнии.

По словам исследователей, полный цикл проектирования занял менее двух недель. После верификации изменений спецификации модифицированный дизайн возвращался на ПЛИС менее чем за 48 часов. Как отмечают исследователи, при традиционном подходе этапы проектирования фиксируются по мере их прохождения, а изменения либо вносятся бессистемно («на лету»), либо откладываются до следующего поколения.

Однако главный вопрос заключается в том, сможет ли эта демонстрация воплотиться в кремний: преимущество в производительности по сравнению с Nvidia основано на прогнозах, откалиброванных по результатам работы на ПЛИС для еще не созданной реализации по техпроцессу Samsung класса 8 нм. В дальнейшем исследователи планируют масштабировать Redwood на более крупные модели и структуры, а также перейти к физическому проектированию, подготовке к производству (tapeout) и посткремниевой верификации.

Если разработка подтвердит свою жизнеспособность в кремнии, более серьезным последствием станет не столько сам чип Redwood, сколько изменение самого цикла проектирования: аппаратные команды смогут адаптироваться под быстро меняющиеся рабочие нагрузки ИИ, вместо того чтобы годами заранее связывать себя предположениями о том, что потребуется будущим моделям.

«Мы утверждаем, что возможности ИИ в разработке аппаратного обеспечения заключаются не в ускорении задач в рамках существующих процессов, а в переосмыслении всего процесса целиком», — пишут исследователи из Architect Labs.

Как ИИ управляет всем процессом проектирования чипов

Лишь 14% проектов интегральных схем (ИС) и специализированных интегральных схем (ASIC) добились успеха на этапе получения первого кремния в 2024 году, что является самым низким показателем за два десятилетия. Кроме того, 75% проектов выбились из графика, согласно исследованию функциональной верификации, которое компания Siemens EDA заказала у Wilson Research Group.

В результате решения по проектированию чипов «принимаются в условиях глубокой неопределенности и оплачиваются дважды», пишут исследователи из Architect Labs: «первый раз — за избыточную универсальность, добавленную в качестве страховки, и второй — когда новые рабочие нагрузки плохо ложатся на зафиксированный кремний».

Кроме того, до сих пор проекты аппаратного обеспечения, созданные с помощью ИИ, ограничивались простыми или мелкомасштабными компонентами, отмечают исследователи.

В Architect Labs заявляют, что их ИИ-ускоритель Redwood был от начала и до конца спроектирован, верифицирован, запрограммирован и развернут ИИ-системой с нуля. По словам исследователей, каждый блок достиг 95% охвата кода и функционального покрытия без участия инженеров-верификаторов. Исследователи сообщают, что в первом RTL-дизайне, отправленном из симулятора на программируемую вентильную матрицу (ПЛИС), не было обнаружено ни одной ошибки, а перенос циклов оптимизации на ПЛИС сократил их продолжительность с 15 часов до 15–30 минут.

По словам исследователей, система способна исследовать микроархитектурное пространство поиска на порядок масштабнее, чем команда людей за то же время. Для одного векторного процессора она сгенерировала и верифицировала множество вариантов дизайна с различной логикой управления и путями передачи данных, работая в течение нескольких дней над оптимизацией площади кристалла и временных ограничений.

Эксперты-люди корректируют спецификацию, используя обратную связь по функционалу, площади, производительности, таймингам и энергопотреблению, после чего система заново генерирует и проверяет проект, поясняют исследователи. Стек от программного обеспечения до кремния сводится в «единый цикл оптимизации, где аппаратное и программное обеспечение проектируются и верифицируются совместно в рамках одной общей цели».

Как устроен Redwood

Redwood призван решить три практические проблемы: задержки (лаг), энергопотребление и предсказуемость.

Данные хранятся как можно ближе к вычислительным блокам, чтобы снизить необходимость их постоянной пересылки туда и обратно. Чип представляет собой сетку идентичных строительных блоков («тайлов»). Каждый из них выполняет определенную часть работы и передает ее соседним тайлам. Данные движутся по запланированной траектории, а не извлекаются из общей памяти снова и снова (и без необходимости).

Redwood экономит энергию за счет разделения контроля и вычислений; логика может замедляться или отключаться. Вычисления вблизи памяти и управление потоками в внутричиповой сети сокращают потери энергии на перемещение данных. А глобальный таймер, планирующий выполнение каждого ядра, делает процесс более предсказуемым.

Измерения на ПЛИС, прогнозы для кремния

В рамках анализа производительности исследователи оценили конкретную конфигурацию под названием Redwood Nano — вариант дизайна на базе ПЛИС — и сравнили ее с Jetson Orin Nano от Nvidia, которую исследователи используют в качестве коммерческого эталона для периферийного ИИ (edge AI).

Согласно результатам измерений, Redwood Nano на базе ПЛИС достигал средней пропускной способности 12,1 токена в секунду при работе на частоте 250 мегагерц на большой языковой модели (LLM) Qwen3 0.6B. Для сравнения, Jetson Orin Nano при тактовой частоте 1020 мегагерц показала среднюю пропускную способность 28 токенов в секунду.

Преимущество перед Nvidia проявляется только в оценках исследователей для кремниевого чипа. Используя процесс Samsung класса 8 нм, сопоставимый с тем, что применяется в Jetson Orin Nano от Nvidia, они прогнозируют, что Redwood Nano достигнет 49 токенов в секунду (что в 1,75 раза превышает измеренную пропускную способность Jetson), потребляя при этом примерно вдвое меньше энергии (1,335 Вт против 2,59 Вт), что дает 3,4-кратное увеличение производительности на ватт. По их оценкам, блок NPU этого чипа займет всего 2,88 квадратных миллиметра.

Исследователи характеризуют другой эксперимент как раннюю форму рекурсивного самосовершенствования, хотя она гораздо более узкая, чем автономные самосовершенствующиеся модели, к которым обычно применяется этот термин. Они развернули модель Qwen3 на чипе Redwood, сделали ее доступной в качестве эндпоинта инференса внутри своей ИИ-системы и многократно обращались к ней. Модель нашла множество улучшений таймингов и оптимизаций ядер для нескольких собственных операций.

«Мы считаем это одной из первых демонстраций рекурсивного самосовершенствования: ИИ-система разработала ИИ-ускоритель, развернула на нем ИИ-модель и использовала эту модель для улучшения следующего поколения ускорителя», — пишут исследователи. В своем блоге компания Architect Labs сообщает, что ведет работу над подготовкой к производству (tapeout) чипа Redwood на мощностях TSMC.